 |
Epm3128atc-10 τσιπ ολοκληρωμένων κυκλωμάτων Ν με CPLD 128MC 10NS 100TQFP
Λεπτομέρειες:
| Τόπος καταγωγής: | Αρχικός |
| Μάρκα: | Original |
| Πιστοποίηση: | Original |
| Αριθμό μοντέλου: | EPM3128ATC-10 Ν |
Πληρωμής & Αποστολής Όροι:
| Ποσότητα παραγγελίας min: | 1 |
|---|---|
| Τιμή: | negotiation |
| Συσκευασία λεπτομέρειες: | Κιβώτιο χαρτοκιβωτίων |
| Χρόνος παράδοσης: | 3-4 εργάσιμες |
| Όροι πληρωμής: | T/T |
| Δυνατότητα προσφοράς: | 100 |
|
Λεπτομερής ενημέρωση |
|||
| Χρόνος καθυστέρησης tpd (1) Max: | 10 NS | Ανεφοδιασμός τάσης - εσωτερικός: | 3V ~ 3.6V |
|---|---|---|---|
| Αριθμός στοιχείων/φραγμών λογικής: | 8 | Αριθμός Macrocells: | 128 |
| Αριθμός Γκέιτς: | 2500 | Αριθμός του I/O: | 80 |
| Υψηλό φως: | Epm3128atc-10 τσιπ ολοκληρωμένων κυκλωμάτων Ν,Τσιπ 100TQFP ολοκληρωμένων κυκλωμάτων |
||
Περιγραφή προϊόντων
Epm3128atc-10 τσιπ ολοκληρωμένων κυκλωμάτων Ν με CPLD 128MC 10NS 100TQFP
|
ΟΛΟΚΛΗΡΩΜΈΝΟ ΚΎΚΛΩΜΑ CPLD 128MC 10NS 100TQFP
|
Προδιαγραφές epm3128atc-10 Ν
|
ΤΥΠΟΣ
|
ΠΕΡΙΓΡΑΦΗ
|
|
Κατηγορία
|
Ολοκληρωμένα κυκλώματα (ολοκληρωμένα κυκλώματα)
|
|
CPLDs (σύνθετες προγραμματίσημες συσκευές λογικής)
|
|
|
Mfr
|
Intel
|
|
Σειρά
|
MAX® 3000A
|
|
Συσκευασία
|
Δίσκος
|
|
Προγραμματίσημος τύπος
|
Στο σύστημα προγραμματίσημο
|
|
Χρόνος καθυστέρησης tpd (1) Max
|
10 NS
|
|
Ανεφοδιασμός τάσης - εσωτερικός
|
3V ~ 3.6V
|
|
Αριθμός στοιχείων/φραγμών λογικής
|
8
|
|
Αριθμός Macrocells
|
128
|
|
Αριθμός Γκέιτς
|
2500
|
|
Αριθμός του I/O
|
80
|
|
Λειτουργούσα θερμοκρασία
|
0°C ~ 70°C (TA)
|
|
Τοποθετώντας τύπος
|
Η επιφάνεια τοποθετεί
|
|
Συσκευασία/περίπτωση
|
100-TQFP
|
|
Συσκευασία συσκευών προμηθευτών
|
100-TQFP (14x14)
|
|
Αριθμός προϊόντων βάσεων
|
EPM3128
|
Περιβαλλοντικές & ταξινομήσεις εξαγωγής epm3128atc-10 Ν
| ΙΔΙΟΤΗΤΕΣ | ΠΕΡΙΓΡΑΦΗ |
| Επίπεδο ευαισθησίας υγρασίας (MSL) | 3 (168 ώρες) |
| Θέση ΠΡΟΣΙΤΟΤΗΤΑΣ | ΠΡΟΣΙΤΟΤΗΤΑ απρόσβλητη |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
Χαρακτηριστικά γνωρίσματα epm3128atc-10 Ν
■Υψηλής απόδοσης, χαμηλού κόστους EEPROM-βασισμένες στο CMOS προγραμματίσημες συσκευές λογικής (PLDs) που στηρίζονται σε μια αρχιτεκτονική MAX® (δείτε τον πίνακα 1)
■3,3-β programmability -συστημάτων (ISP) μέσω των ενσωματωμένων IEEE προτύπων. 1149.1 κοινή διεπαφή ομάδας δράσης δοκιμής (JTAG) με την προηγμένη ικανότητα καρφίτσα-κλεισίματος
– ISP στοιχεία κυκλώματος υποχωρητικά με IEEE τα πρότυπα. 1532
■Ενσωματωμένα στοιχεία κυκλώματος δοκιμής όριο-ανίχνευσης (ΒΣΤ) υποχωρητικά με IEEE τα πρότυπα. 1149.1-1990
■Ενισχυμένα ISP χαρακτηριστικά γνωρίσματα:
– Ενισχυμένος ISP αλγόριθμος για γρηγορότερα
– Κομμάτι ISP_Done για να εξασφαλίσει πλήρη προγραμματισμό
– Σηκώστε τον αντιστάτη στις I/O καρφίτσες κατά τη διάρκεια του προγραμματισμού -συστημάτων
■Υψηλής πυκνότητας PLDs που κυμαίνεται από 600 έως 10.000 χρησιμοποιήσιμες πύλες
■καθυστερήσεις λογικής καρφίτσα--καρφιτσών 4,5 NS με τις αντίθετες συχνότητες μέχρι 227,3 MHZ
■I/O διεπαφή MultiVoltTM επιτρέποντας στον πυρήνα συσκευών για να τρέξει σε 3,3 Β, ενώ οι I/O καρφίτσες είναι συμβατές με τα επίπεδα λογικής 5,0-β, 3,3-β, και 2,5-β
■Η καρφίτσα μετρά την έκταση από 44 έως 256 σε ποικίλο λεπτό επίπεδο πακέτο τετραγώνων
(TQFP), πλαστικό επίπεδο πακέτο τετραγώνων (PQFP), πλαστικός μεταφορέας τσιπ j-μολύβδου (PLCC), και συσκευασίες FineLine BGATM
■Καυτός-Socketing υποστήριξη
■Προγραμματίσημος διασυνδέστε δομή δρομολόγησης σειράς (PIA) τη συνεχή για τη γρήγορη, προβλέψιμη απόδοση
■3,3-β programmability -συστημάτων (ISP) μέσω των ενσωματωμένων IEEE προτύπων. 1149.1 κοινή διεπαφή ομάδας δράσης δοκιμής (JTAG) με την προηγμένη ικανότητα καρφίτσα-κλεισίματος
– ISP στοιχεία κυκλώματος υποχωρητικά με IEEE τα πρότυπα. 1532
■Ενσωματωμένα στοιχεία κυκλώματος δοκιμής όριο-ανίχνευσης (ΒΣΤ) υποχωρητικά με IEEE τα πρότυπα. 1149.1-1990
■Ενισχυμένα ISP χαρακτηριστικά γνωρίσματα:
– Ενισχυμένος ISP αλγόριθμος για γρηγορότερα
– Κομμάτι ISP_Done για να εξασφαλίσει πλήρη προγραμματισμό
– Σηκώστε τον αντιστάτη στις I/O καρφίτσες κατά τη διάρκεια του προγραμματισμού -συστημάτων
■Υψηλής πυκνότητας PLDs που κυμαίνεται από 600 έως 10.000 χρησιμοποιήσιμες πύλες
■καθυστερήσεις λογικής καρφίτσα--καρφιτσών 4,5 NS με τις αντίθετες συχνότητες μέχρι 227,3 MHZ
■I/O διεπαφή MultiVoltTM επιτρέποντας στον πυρήνα συσκευών για να τρέξει σε 3,3 Β, ενώ οι I/O καρφίτσες είναι συμβατές με τα επίπεδα λογικής 5,0-β, 3,3-β, και 2,5-β
■Η καρφίτσα μετρά την έκταση από 44 έως 256 σε ποικίλο λεπτό επίπεδο πακέτο τετραγώνων
(TQFP), πλαστικό επίπεδο πακέτο τετραγώνων (PQFP), πλαστικός μεταφορέας τσιπ j-μολύβδου (PLCC), και συσκευασίες FineLine BGATM
■Καυτός-Socketing υποστήριξη
■Προγραμματίσημος διασυνδέστε δομή δρομολόγησης σειράς (PIA) τη συνεχή για τη γρήγορη, προβλέψιμη απόδοση
■Συμβατό σύστημα PCI
■Λεωφορείο-φιλική αρχιτεκτονική συμπεριλαμβανομένου του προγραμματίσημου ελέγχου γυρίζω-ποσοστού
■Επιλογή παραγωγής ανοικτός-αγωγών
■Προγραμματίσημα flipflops macrocell με μεμονωμένο σαφή, προετοιμασμένος, ρολόι, και ρολόι επιτρέπουν τους ελέγχους
■Προγραμματίσημος δύναμη-σώζοντας τρόπος για μια μείωση δύναμης άνω των 50% σε κάθε macrocell
■Διαμορφώσιμη διανομή προϊόν-όρου αποσυμπιεστών, που επιτρέπει μέχρι 32 όρους προϊόντων ανά macrocell
■Προγραμματίσημο κομμάτι ασφάλειας για την προστασία των ιδιόκτητων σχεδίων
■Ενισχυμένα αρχιτεκτονικά χαρακτηριστικά γνωρίσματα, που περιλαμβάνουν:
– η λογική-οδηγημένη παραγωγή καρφιτσών 6 ή 10 ή επιτρέπει τα σήματα
– Δύο σφαιρικά σήματα ρολογιών με την προαιρετική αντιστροφή
– Ενισχυμένος διασυνδέστε τους πόρους για το βελτιωμένο routability
– Προγραμματίσημος έλεγχος γυρίζω-ποσοστού παραγωγής
■Υποστήριξη σχεδίου λογισμικού και αυτόματη θέση-και-διαδρομή που παρέχονται από τα συστήματα ανάπτυξης Altera για τα βασισμένους στα WINDOWS PC και τον ήλιο
SPARCstations, και HP 9000 σειρές 700/800 τερματικοί σταθμοί
■Πρόσθετες λήμμα σχεδίου και υποστήριξη προσομοίωσης που παρέχεται από EDIF 2 0 0 και 3 0 0 αρχεία netlist, βιβλιοθήκη των parameterized ενοτήτων (LPM),
Verilog HDL, VHDL, και άλλες διεπαφές στα δημοφιλή εργαλεία της EDA από τους κατασκευαστές τρίτων όπως ο ρυθμός, λογική υποδείγματος, σύμβουλος
Γραφική παράσταση, OrCAD, Synopsys, Synplicity, και VeriBest
■Υποστήριξη προγραμματισμού με την κύρια μονάδα προγραμματισμού Altera (MPU), καλώδιο επικοινωνιών MasterBlasterTM, ByteBlasterMVTM
ο παράλληλος λιμένας μεταφορτώνει το καλώδιο, η παρουσίαση σε συνέχειες BitBlasterTM μεταφορτώνει το καλώδιο καθώς επίσης και το υλικό προγραμματισμού από τους κατασκευαστές τρίτων και
οποιοσδήποτε ελεγκτής -κυκλωμάτων που υποστηρίζει τα τυποποιημένα αρχεία δοκιμής και γλώσσας προγραμματισμού JamTM (STAPL) (.jam), ψηφιολέξη-κώδικας μαρμελάδας STAPL
Αρχεία (.jbc), ή τμηματικά διανυσματικά αρχεία σχήματος (.svf)
■Λεωφορείο-φιλική αρχιτεκτονική συμπεριλαμβανομένου του προγραμματίσημου ελέγχου γυρίζω-ποσοστού
■Επιλογή παραγωγής ανοικτός-αγωγών
■Προγραμματίσημα flipflops macrocell με μεμονωμένο σαφή, προετοιμασμένος, ρολόι, και ρολόι επιτρέπουν τους ελέγχους
■Προγραμματίσημος δύναμη-σώζοντας τρόπος για μια μείωση δύναμης άνω των 50% σε κάθε macrocell
■Διαμορφώσιμη διανομή προϊόν-όρου αποσυμπιεστών, που επιτρέπει μέχρι 32 όρους προϊόντων ανά macrocell
■Προγραμματίσημο κομμάτι ασφάλειας για την προστασία των ιδιόκτητων σχεδίων
■Ενισχυμένα αρχιτεκτονικά χαρακτηριστικά γνωρίσματα, που περιλαμβάνουν:
– η λογική-οδηγημένη παραγωγή καρφιτσών 6 ή 10 ή επιτρέπει τα σήματα
– Δύο σφαιρικά σήματα ρολογιών με την προαιρετική αντιστροφή
– Ενισχυμένος διασυνδέστε τους πόρους για το βελτιωμένο routability
– Προγραμματίσημος έλεγχος γυρίζω-ποσοστού παραγωγής
■Υποστήριξη σχεδίου λογισμικού και αυτόματη θέση-και-διαδρομή που παρέχονται από τα συστήματα ανάπτυξης Altera για τα βασισμένους στα WINDOWS PC και τον ήλιο
SPARCstations, και HP 9000 σειρές 700/800 τερματικοί σταθμοί
■Πρόσθετες λήμμα σχεδίου και υποστήριξη προσομοίωσης που παρέχεται από EDIF 2 0 0 και 3 0 0 αρχεία netlist, βιβλιοθήκη των parameterized ενοτήτων (LPM),
Verilog HDL, VHDL, και άλλες διεπαφές στα δημοφιλή εργαλεία της EDA από τους κατασκευαστές τρίτων όπως ο ρυθμός, λογική υποδείγματος, σύμβουλος
Γραφική παράσταση, OrCAD, Synopsys, Synplicity, και VeriBest
■Υποστήριξη προγραμματισμού με την κύρια μονάδα προγραμματισμού Altera (MPU), καλώδιο επικοινωνιών MasterBlasterTM, ByteBlasterMVTM
ο παράλληλος λιμένας μεταφορτώνει το καλώδιο, η παρουσίαση σε συνέχειες BitBlasterTM μεταφορτώνει το καλώδιο καθώς επίσης και το υλικό προγραμματισμού από τους κατασκευαστές τρίτων και
οποιοσδήποτε ελεγκτής -κυκλωμάτων που υποστηρίζει τα τυποποιημένα αρχεία δοκιμής και γλώσσας προγραμματισμού JamTM (STAPL) (.jam), ψηφιολέξη-κώδικας μαρμελάδας STAPL
Αρχεία (.jbc), ή τμηματικά διανυσματικά αρχεία σχήματος (.svf)
Σχετικά προϊόντα
EPM3032A
EPM3064A
|
ΟΛΟΚΛΗΡΩΜΈΝΟ ΚΎΚΛΩΜΑ CPLD 128MC 10NS 100TQFP
|
Θέλετε να μάθετε περισσότερες λεπτομέρειες σχετικά με αυτό το προϊόν